

## PATENT ABSTRACTS OF JAPAN

(11)Publication number : 01-137646

(43)Date of publication of application : 30.05.1989

(51)Int.Cl.

H01L 21/82

G11C 17/00

H01L 27/04

H01L 27/10

H01L 29/78

(21)Application number : 62-295218

(71)Applicant : HITACHI LTD

(22)Date of filing : 25.11.1987


(72)Inventor : OKADA YUTAKA  
ASAI SHOJIRO  
TSUKADA TOSHIRO  
HORIE NOBORU  
OGURA SADA0

## (54) INTEGRATED CIRCUIT

## (57)Abstract:

**PURPOSE:** To immediately provide a special purpose LSI by adding a function programmable by an LSI user to satisfy the individual specification of the user to a function for a special utility.

**CONSTITUTION:** In a digital, analog or digital/analog covalent LSI 1, digital and analog functional blocks 2, 3 having a special purpose for a special utility, such as a VTR servo function, a digital audio waveform equivalent function, etc., and a functional block 4 having a user programmable fuse type or ultraviolet ray erasable or electrically writable memory corresponding to the difference of the specifications of a function system, such as a motor, etc., are coexisted, a signal is exchanged between both or the former is controlled by the latter, and the whole LSI 1 is adapted for a user's specification. The block 2 is composed of a counter, a register, an arithmetic unit, etc., and the block 3 is composed of an amplifier, a differentiator/integrator, a filter, an A/D converter, a D/A converter, etc. After the LSI is manufactured, information is written by the user.



## LEGAL STATUS

[Date of request for examination]

[Date of sending the examiner's decision of rejection]

[Kind of final disposal of application other than the examiner's decision of rejection or application converted registration]

[Date of final disposal for application]

[Patent number]

[Date of registration]

[Number of appeal against examiner's decision  
of rejection]

[Date of requesting appeal against examiner's  
decision of rejection]

[Date of extinction of right]

Copyright (C); 1998,2003 Japan Patent Office

⑩ 日本国特許庁(JP)

⑪ 特許出願公開

⑫ 公開特許公報(A)

平1-137646

⑬ Int.Cl.<sup>4</sup>

識別記号

庁内整理番号

⑭ 公開 平成1年(1989)5月30日

H 01 L 21/82  
G 11 C 17/00  
H 01 L 27/04

3 0 9

7925-5F  
G-7341-5B  
7514-5F

※審査請求 未請求 発明の数 1 (全6頁)

⑮ 発明の名称 集積回路

⑯ 特 願 昭62-295218

⑰ 出 願 昭62(1987)11月25日

⑱ 発 明 者 岡 田 豊 東京都国分寺市東恋ヶ窪1丁目280番地 株式会社日立製作所中央研究所内

⑲ 発 明 者 浅 井 彰 二 郎 東京都国分寺市東恋ヶ窪1丁目280番地 株式会社日立製作所中央研究所内

⑳ 発 明 者 塚 田 敏 郎 東京都国分寺市東恋ヶ窪1丁目280番地 株式会社日立製作所中央研究所内

㉑ 発 明 者 堀 江 昇 群馬県高崎市西横手町111番地 株式会社日立製作所高崎工場内

㉒ 出 願 人 株式会社日立製作所 東京都千代田区神田駿河台4丁目6番地

㉓ 代 理 人 弁理士 小川 勝男 外1名

最終頁に続く

#### 明 細 書

##### 1. 発明の名称

集積回路

##### 2. 特許請求の範囲

1. 専用機能ブロックと、ヒューズ型、熱外線消去型又は電気的書き換え可能型の素子により外部からプログラム出来る機能ブロックとを有することを特徴とする集積回路。

2. 専用機能ブロックとしてアナログ機能ブロック又は、アナログ機能を含むブロックを用い、これをプログラマブルな機能ブロックで制御することを特徴とする特許請求の範囲第1項記載の集積回路。

##### 3. 発明の詳細な説明

〔産業上の利用分野〕

本発明は、集積回路に係り、特に集積回路のユーザの個別仕様を満足する特殊用途向け専用LSIを即座に(ZYATで)提供するのに好適な構成に関する。

〔従来の技術〕

従来、特殊用途向け専用LSIは、そのユーザの仕様を満足する様、個別の製品対応となっていた。そのため、LSIの開発に長い期間を要していた。一方、セミカスタムLSIと呼ばれるものは、ユーザの仕様を満足する製品を比較的短時間にLSI化できる。例えば、1986年のプロシーディングス オブ ジ アイ・イー・イー・イー、カスタムインテグレイティッド サーキット シンポジウム 第244-248頁で発表されたクイックチップ4(QuickChip4)は、アナログのタイルアレーとデジタルゲートアレーを共存させてLSIの開発時間短縮を図った例である。しかし、これらの方法は、①LSI全体を設計する必要がある。②設計自由度が小さい。③性的に専用LSIに劣る。④アルミニウム配線以降の製造工程が個別となり、2週間程度の開発時間が必要となる。等の点で欠点があった。

〔発明の解決しようとする問題点〕

従来技術は、LSIユーザが、所望の専用LSIを即座に得られる様には配慮されていなかった。

そのためLSIユーザは、機能、性能面か、開発期間かのいずれかで妥協せざるを得ないという問題点があった。

本発明の目的は、ユーザの機能、性能面に対する個別仕様を満足する特殊用途向けの専用LSIを即座に提供することである。

(問題点を解決するための手段)

上記目的は、LSIユーザ又はLSIを搭載しているセットのユーザの個別仕様を満たすべくユーザによりプログラム可能な機能を特殊用途向けの機能に付加させることにより達成される。

(作用)

LSIに内蔵される特殊用途向け機能ブロックは、該用途固有の専用機能を有し、ユーザプログラム可能な機能は、ユーザ固有の機能、性能を設定する作用を有し、多くの場合では、上記特殊用途向け機能ブロックの機能を制御する働きをする。

ユーザプログラム可能な機能は、多くの場合、一度書き込みのヒューズ型ROM又はヒューズ型PLA(プログラムブルロジックアレー)等を用

はそれらの一部で構成される。

ユーザプログラム可能な機能ブロック4は第1図(b)~(e)に示した様に、ヒューズ型又は、紫外線消去型又は電気的書き換え可能なメモリ等を用いて構成される。すなわち、図(b)は、AND平面、OR平面とによるユーザプログラムブルロジックアレー(以下UPLAと略す)5とフィードバック用レジスタ6により構成される。また、(c)図のユーザプログラムブルROM(以下UPROMと略す)7はマトリックスROMで構成され、これにデコーダ8が結合している。(d)図はプログラムブル抵抗アレーで、上記UPLA又はUPROM5と抵抗アレー9、スイッチ10で構成される。(e)図はプログラムブル容量アレーで、上記UPLA又はUPROM5と容量アレー11、スイッチ10で構成される。

上述の如き実施例によれば第1図(e)に示すLSIを製造後、ユーザにより情報を書き込むので、所望の機能、性能をZTATで得られる。

以下、本発明の第2の実施例を第2図により説

明することにより達成されるが、開発段階においては、紫外線消去型のPROM又はPLAや電気的に書き換え可能なEEPROM又はそれを用いたPLAを内蔵させることも有効である。

(実施例)

以下、本発明の第1の実施例を第1図により説明する。第1図(a)は本発明の基本概念図である。

デジタルLSI又はアナログLSIあるいは、アナログ・デジタル共存LSIにおいて、

VTRサーボ機能、デジタルオーディオ用波形成化機能等の特殊用途向けの専用機能を有するアナログ及びデジタルの機能ブロック2および3と、モータ等の機能系の仕様の違いに対応させるためのユーザプログラマブルの機能ブロック4を共存させ、その両者間で信号の交換又は後者で前者を制御させ、LSI全体をユーザの仕様に適応させるものである。専用デジタル機能ブロック3は、カウンタ、レジスタ、演算器等で構成され、専用アナログ機能ブロック2は、増幅器、積分器、フィルタ、AD変換器、DA変換器等又

明する。本実施例は、第1の実施例で述べたユーザプログラマブル機能ブロックにより、専型アナログ機能ブロックを制御する具体例である。第2図(a)は、増幅器を用いたアクティブフィルタであり、2次の低域通過特性を有する。(a)では容量値をUPLA5等のユーザプログラマブル機能により制御し、フィルタの周波数特性をユーザの所望の様に適応可能としている。破線矢印は個々のスイッチに対する制御信号である。

第2図(b)は、(a)と同様のフィルタであるが、抵抗値を制御することによりフィルタ特性を所望の特性に適応可としている。(a)、(b)は、抵抗を用いたフィルタであるが、スイッチトキャパシタによるフィルタでも同様の目的が達せられる。

第2図(c)は、増幅器である。複数の負荷トランジスタをスイッチで制御させることにより、負荷が可変となり利得を所望の値に設定できる。

第2図(d)は、増幅器である。バイアス回路を構成するトランジスタの接続を制御することによりバイアス電流値を変えられ、速度と電力を所望

な様に決めることができる。全トランジスタを接続しない様にすれば、本回路は動作しない。この様に不要の回路ブロックのバイアスをオフさせることにより、消費電力を低減できる。

第2図(e)は、増幅器である。第2段の増幅段にシヤント容量を入れ、位相余裕のある回路にするものである。トランジスタスイッチをオンして、接続された容量はシヤント容量として働く。容量値を制御することにより、増幅器の周波数特性を可変にできる。なお、トランジスタスイッチは容量と直列に入り、高周波領域でゲート、ドレイン間が低インピーダンスになるのを避ける働きも兼ねている。

第2図(f)は、増幅器である。エミッタ抵抗に並列に入った容量値を制御することにより、ピーキング特性を可変にできる。

以上、第2図により説明した様に、本実施例では、所望のアナログ特性をZTATで得ることができる。更に、LSI内部の素子バラツキ、LSIの外付部品のバラツキ等を補正し、本LSIを塔

することが可能になる。

以下、本発明の第4図の実施例を第4図により説明する。本実施例はアナログ機能とデジタル機能の共存するLSIに関する。第4図(a)は、本実施例の構成図である。17はフィルタブロックであり前置フィルタとしての作用をもつ。18はクランプ回路、19はAD変換器である。20は、デジタルのコントローラ/プロセッサで、その出力はDA変換器21によりアナログ信号に戻り、後置フィルタ22により出力される。本実施例では、アナログ/デジタル両機能をユーザプログラマブルにすることができる。即ち、フィルタブロック17、22は、第2図(a)、(b)又は第3図の様な構成であり、入力される信号帯域により、所望の特性を得る様、ユーザによりプログラムされる。デジタルコントローラ/プロセッサも、速度、性能等をプログラム出来る様にしておく。例えば、デジタルフィルタでは(b)図の様に係数をユーザプログラマブルメモリから読み出したり、接続を可変にしたりして、性能を要

観するボード又はセツトのレベルでの性能を調整するためにも非常に有効である。

以下、本発明の第3の実施例を第3図により説明する。本実施例は第2図で述べた様な回路を複数個接続する場合の例である。13、14は増幅器、15、16はフィルタである。これらは、それ自身が、ユーザが性能を可変にするものであり得るが、本実施例では、これらの接続を可変とする場合を示す。即ち、増幅器131段では利得が不足する場合は、スイッチを制御して増幅器14をカスケードに接続し、増幅器13で十分利得が得られる時は、増幅器13の出力を直接フィルタ15に接続させる。フィルタも同様であり、15、16をそれぞれ2次フィルタとして設計しておき、4次フィルタが必要な場合は、15、16をカスケードに接続し、2次フィルタが必要な場合は15を直接出力する様にスイッチを制御する。本実施例はアナログのブロックの接続方法を可変に出来るので、アナログ特性の可変幅を大きく出来るとともに、信号の処理シーケンスもプログラム

えることが出来る。又、(c)図の様にカウンタ26のプリセツト値や、出力を自由に設定できる様にすることで、ユーザの仕様に対応したLSIとすることが可能となる。

#### 〔発明の効果〕

本発明によれば、LSIユーザの機能、性能面に対する個別仕様を満足する特殊用途向けの専用LSIを即座に提供できる。これにより従来、2週間から長い場合では1年以上を要していたLSIの開発時間を実質的になくすることが可能となる。また、周辺に用いられる部品のバラツキ等を補正し、ボード又はセツトレベルでの性能を調整できるという利点も大きい。



#### 4. 図面の簡単な説明

第1図は、本発明の基本概念図を示す第1図の実施例の構成ブロック図および要部回路図、第2図は本発明の第2図の実施例を示す要部回路構成図、第3図は本発明の第3の実施例を示す構成ブロック図、第4図は本発明の第4の実施例を示す構成ブロック図および要部回路図である。



第 1 図

1...ユーザプログラム専用LSI、2... 森用途向専用アナログ機能ブロック、3...特殊用途向専用デジタル機能ブロック、4...ユーザプログラマブル機能ブロック、5...ユーザプログラマブルロジックアレー、6...レジスタ、7...ユーザプログラマブルROM、8...デューダ、9...抵抗アレー、10...スイッチ、11...容量アレー、12, 13, 14...増幅器、15, 16, 17, 22...フィルタ、18...クランプ回路、19...AD変換器、20...デジタルコントローラ/プロセッサ、21...DA変換器、23...レジスタ、24...乗算器、25...加算器、26...カウンタ。


代理人 弁理士 小川勝男




第 1 図




第 2 圖




第 2 圖




第 2 圖



第 3 回



13 増幅器  
14 増幅器  
15 ファイル  
16 ファイル



第1頁の続き

⑥Int. Cl.<sup>4</sup>

H 01 L 27/10  
29/78

識別記号

3 0 1  
3 7 1

庁内整理番号

8624-5F  
7514-5F

⑦発 明 者 小 倉

節 生

群馬県高崎市西横手町111番地 株式会社日立製作所高崎  
工場内